逻辑电路高位

⑴ 数字逻辑电路，求电路图！！用74LS192设计6进制减法计数器，外部反馈置数法

一、分析与方案选择 

（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

（二）通过分析74LS192和40192的特点，发现可以使用清零法来设计一个4进制计数器，而7进制则不能直接通过置数或者清零获得。因此我选择采用置数法将74LS192或40192设计的从0到7的8进制计数器改装为从1到7的计数器，然后再通过一个减法器使从1到7的计数器变为从0到6的7进制计数器。而减法器可以使用集成加法器和四个异或门来实现。 

二、主要元器件介绍  在本课程设计中，主要用到了74LS192计数器、7447译码器、74LS00与非门、7408与门、74LS136异或门、74283加法器、七段数码显示器和一个单刀双掷开关等元器件。 

（一）十进制同步可逆计数器74LS192 功能如下： 

1、 异步清零。74LS192的输入端异步清零信号CR，高电平有效。仅当CR=1时，计数器输出清零，与其他控制状态无关。 

2、步置数控制。LD非为异步置数控制端，低电平有效。当CR=0,LD非=0时，D1D2D3D4被置数,不受CP控制。 

3、 加法计数器，当CR和LD非均无有效输入时，即当CR=0、LD非=1,而减数计数器输入端CPd为高电平，计数脉冲从加法计数端CPu输入时，进行加法计数；当CPd和CPu条件互换时，则进行减法计数。 

4、保持。当CR=0、LD非=1（无有效输入），且当CRd=CPu=1时，计数器处于保持状态。 

5、进行加计数，并在Q3、Q0均为1、CPu=0时，即在计数状态为1001时，给出一进位信号。进行减计数，当Q3Q2Q1Q0=0000，且CPd=0时，BO非给出一错位信号。这就是十进制的技术规律。 

在设计过程中，我主要利用74LS192的计数功能，通过置数法和清零法将其改造为一个4进制计数器和一个7进制计数器。

五、总结

1、在电路仿真时候，觉得原理图是正确的，但运行不出想要的结果，把74LS192换成了同样是计数器的74LS161,结果可以实现4、7进制的转换，知道是这个芯片本身特点，要根据它自身的性质来修改原理图；

2、还有，接地的标号中要把Net选项选为GND，不然在PCB制作中将没有接地这一个选项出现；

3、在PCB板制作时，要对元器件不断调整位置来使排版最佳。

⑵ 逻辑电路中A2为高位是什么意思

高低电位是个相对概念，一般逻辑电路中0v为低电位，5v为高电位；但并不绝对，一般由电压与之前设定的阀值。

⑶ 这是一个转换BCD码的逻辑电路的真值表，d为高位，a为低位，根据真值表可以看出这个电路的功能是把什

从图表看，当最高位=1时，次高位=0 则表示 8，=1 则表示 9；
即是十六进制数 8,9,A,B 都转换为8，C,D,E,F 都转换为9；
输出是8421码了，翻查了好些资料，可仍然说不清是什么码转换为BCD码；

⑷ 用74HC161组成的时序逻辑电路怎么分析

由电路图6-44可知，74HC161(2)的P、T接到74HC161(1)的CO，只有74HC161(1)计数到1111时，产生进位信号(CO=1)，再来一个CLK脉冲信号，74HC161(2)才计数一次。所以，74HC161(2)的输出是高位，74HC161(1)的输出是低位。

两片74HC161的预置数端被连接到非门，非门输入是74HC161(2)的进位输出；当74HC161(1)和74HC161(2)计数到1111时，两片74HC161重新置数Q7Q6Q5Q4Q3Q2Q1Q0=00111100。

因此，两片74HC161的状态范围是从00111100到11111111，共196个状态，完成一百九十六进制计数器的功能。

(4)逻辑电路高位扩展阅读：

三种逻辑器件

时序逻辑电路应用很广泛,根据所要求的逻辑功能不同进行划分,它的种类也比较繁多。在具体的授课环节中,主要选取了应用较广、具有典型时序逻辑电路特征的三种逻辑器件进行比较详细地介绍[1]。

1.计数器

一般来说,计数器主要由触发器组成,用以统计输入计数脉冲CP的个数。计数器的输出通常为现态的函数。计数器累计输入脉冲的最大数目称为计数器的“模”,用M表示。如M=6计数器,又称六进制计数器。所以,计数器的“模”实际上为电路的有效状态数 。

同步七进制加法计数器的逻辑图计数器的种类很多,特点各异。主要分类如下:按计数进制可分为:二进制计数器、十进制计数器、任意进制计数器。

2.寄存器

寄存器是存放数码、运算结果或指令的电路,移位寄存器不但可存放数码,而且在移位脉冲作用下,寄存器中的数码可根据需要向左或向右移位。寄存器和移位寄存器是数字系统和计算机中常用的基本逻辑部件,应用很广。

一个触发器可存储一位二进制代码, n个触发器可存储n位二进制代码。因此,触发器是寄存器和移位寄存器的重要组成部分。对寄存器中的触发器只要求它们具有置0或者置1功能即可,无论是用同步结构的触发器,还是用主从结构或者边沿触发的触发器,都可以组成寄存器 。

3.顺序脉冲发生器

顺序脉冲是指在每个循环周期内,在时间上按一定先后顺序排列的脉冲信号。产生顺序脉冲信号的电路称为顺序脉冲发生器。在数字系统中,常用以控制某些设备按照事先规定的顺序进行运算或操作 。

⑸ 组合逻辑电路的基本单元是什么'

组合逻辑电路的基本单元是由“与”、“或”、“非”三种门电路组成 。

“门”是这样的一种电路：它规定各个输入信号之间满足某种逻辑关系时，才有信号输出，通常有下列三种门电路：与门、或门、非门（反相器）。

从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。

反之，如果规定高电平为“0”，低电平为“1”称为负逻辑，然而，高与低是相对的，所以在实际电路中要先说明采用什么逻辑，才有实际意义；

例如，负与门对“1”来说，具有“与”的关系，但对“0”来说，却有“或”的关系，即负与门也就是正或门；同理，负或门对“1”来说，具有“或”的关系，但对“0”来说具有“与”的关系，即负或门也就是正与门。

(5)逻辑电路高位扩展阅读：

组合逻辑电路运算单元：

在数字系统中算术运算都是利用加法进行的，因此加法器是数字系统中最基本的运算单元。由于二进制运算可以用逻辑运算来表示，因此可以用逻辑设计的方法来设计运算电路。加法在数字系统中分为全加和半加，所以加法器也分为全加器和半加器。

1、半加器设计：

半加器不考虑低位向本位的进位，因此它有两个输入端和两个输出端。

设加数（输入端）为A、B ；和为S ；向高位的进位为Ci+1

函数的逻辑表达式为： S=AB+AB ； Ci+1=AB+1

2、全加器设计

由于全加器考虑低位向高位的进位，所以它有三个输入端和两个输出端。

设输入变量为（加数）A、B、 Ci-1，输出变量为 S、 Ci+1

函数的逻辑表达式为：S=ABCi-1+ABCi-1+ABCi-1+ABCi-1=ABCi-1

Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1 =（AB）Ci-1+AB

3、全加器应用

因为加法器是数字系统中最基本的逻辑器件，所以它的应用很广。它可用于二进制的减法运算、乘法运算，BCD码的加、减法，码组变换，数码比较等。

⑹ 时序电路的三种工作状态

1.什么是时序电路

任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路的原来状态，或者说还与以前的输入有。具有这种逻辑特点的电路称为时序逻辑电路。说的更具体一点，举例：两个多位数相加，从低位到高位逐位相加，完成相加的运算，那么每一位相加的结果不仅取决于本位的两个加数，还与低一位是否有进位有关。

从上面的例子可以看出来，时序逻辑电路有两个特点，（1）时许电路包含了组合电路和存储电路（实现加法运算--组合电路，保存进位---存储电路）。（2）存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合电路的输出（进位和两数相加共同决定运算的结果）。

时序电路分为：同步时序电路 和 异步时序电路。

2.时序图

在知道了时序电路的概念之后，需要考虑的是如何分析这个电路。或者说如何看懂这个电路。其实想要分析一个时序电路，就是找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。

时许电路的每一时刻的状态不仅和当前的输入有关而且和电路的历史情况有关，因此，将电路的一系列时钟信号作用下状态转换的全部过程找出来，则电路的逻辑功能便一目了然。状态转换图，状态转换表，状态机流程图和时序图都是用来描述电路的状态变换的。

这里只聊一下时序图：在输入信号和时钟脉冲序列作用下，电路状态和输出状态随时间 变化的波形图称为时序图。

时序图究竟应该怎的么画呢？

首先是写方程如下图：

⑺ 关于N进制时序逻辑电路

这是50进制计数器，因为74290是十进制计数器，接CP脉冲的是个位计数器，就是十进制，而个位的高位Q3接到下一片CP端，就是个位向十位进位信号，而十位的Q6Q4接到复位端R0A，R0B，即十位计数到5(0101)时，使计数器立即回0，所以，并看不到5，那最大数是49，就是50进制计数器。

⑻ 数字逻辑电路的题目。题目如下图。

1-7，不考虑进位真值表,A、B为输入，S为输出
A B S
0 0 0
0 1 1
1 0 1
1 1 0
考虑进位，A、B、C1为输入，S、C2为输出，真值表；
A B C1 S C2
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

1-8不考虑借位真值表,A、B为输入(A-B)，D为输出；
A B D
0 0 0
0 1 1（需向高位借位，但题目没要求考虑。）
1 0 1
1 1 0
考虑借位，A、B、C1为输入(A-B-C1)，S、C2为输出，C1是低位的借位，C2为向高位的借位，D为结果，真值表；
A B C1 D C2
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

⑼ 数字逻辑电路问题！！急

第一题用2个触发器实现，高位Q1，低位Q0
J0=Q1非，K0=Q1，J1=Q0，K1=Q0非
时钟可用同步时序电路设计

第二题为（Q3非*Q2）的非 4至7的特点就是最高位是0，次高位是1

⑽ 数电时序逻辑电路状态转换图，有时候圈圈内规定Q3Q2Q1，有时候是Q1Q2Q3，分别什么时候用呢

一般是高位在左边，就是q3q2q1.书上写的也行，一定要标记清楚。在正式芯片的数据手册里，高位一般在前。高位叫MSB,低位叫LSB.比如寄存器的8位一般写成D7D6D5...D0