三人表决器电路图

❶ 设计一个三人表决器，列出逻辑表达式画出逻辑图。

❷ 三人表决器的逻辑电路图怎么画

如果题目不限制使用的逻辑门类型，就很容易。
Y=AB+AC+BC
三个二输入端与门，输出接入一个三输入端或门。
http://..com/question/489247413.html?oldq=1

❸ 三人表决器有一个优先权的电路原理图

Y=AB+AC

A有优先权。

❹ 三人表决器，逻辑电路图怎么画

三人表决器的逻辑抄电路有两种袭，一种是必须三人都同意才通过，第2种是三人有一人同意即可通过，以第1种为例，逻辑电路的画法步骤如下：

1、在一平面内，划出三个单开单制的控件开关，在上方画出一个用电器。

向左转|向右转

❺ 利用74LS138设计一个三人表决器

1表示赞成，0表示否定。

011 101 110 111四种情况表决通过。

A B C代表3个人，然后简化。

或：

Sa，Sb，Sc为三裁判按键，按下=1通过，S为开始键

真值表中绿色圈为通过组合，通过後LED亮。

138译码器的ABC做为输入端，Y3，Y5，Y6，Y7连在一个与非门上，令其输出为Y，若Y为高电频，则表决通过，Y为低电频则表决不通过。

(5)三人表决器电路图扩展阅读：

74LS138可以组成三变量输入，四变量输入的任意组合逻辑电路。

用一块3线-8线译码器74LS138可以组成任何一个三变量输入的逻辑函数，任意一个输入三变量的逻辑函数都可以用一块3线-8线译码器74LS138来实现。因为任意一个组合逻辑表达式都可以写成标准与或式的形式，即最小项之和的形式，而·块3线-8线译码器74LS138的输出正好是二变量最小项的全部体现。

❻ 如何使用集成译码器74LS138设计一个三人表决器帮忙画出电路图！！！！

将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入。

或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。

对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。

(6)三人表决器电路图扩展阅读：

变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。

译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。

74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。

❼ 三人表决器的逻辑图

三人表决器的逻辑图如下：

这个表决器的功能是当A、B、C三人表决某个提案时，两人或两人以上同意，提案通过，否则提案不通过。

这个逻辑图涉及到数字电路的与非门。与门（英语：AND gate）又称“与电路”、逻辑“积”、逻辑“与”电路。是执行“与”运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为高电平（逻辑1）时，输出才为高电平，否则输出为低电平（逻辑0）。

非门（英文：NOT gate）又称非电路、反相器、倒相器、逻辑否定电路，简称非门，是逻辑电路的基本单元。

(7)三人表决器电路图扩展阅读：

非门有一个输入和一个输出端。当其输入端为高电平（逻辑1）时输出端为低电平（逻辑0），当其输入端为低电平时输出端为高电平。也就是说，输入端和输出端的电平状态总是反相的。非门的逻辑功能相当于逻辑代数中的非,电路功能相当于反相,这种运算亦称非运算。

非门实现逻辑代数非的功能，即输出始终和输入保持相反。当输入端为高电平（逻辑“1”）时，输出端为低电平（逻辑“0”）；反之，当输入端为低电平（逻辑“0”）时，输出端则为高电平（逻辑“1”） 。

❽ 三人多数表决电路，与非门

分析：三人多数表决器本可以用三个二输入与非门和一个三输入与非门解决，但题目限定了二输入与非门，因此实际解决两个问题。其一限定用两输入与非门，其二实现多数表决功能。

一、多数表决器

1、根据题意设三个输入变量A、B、C，输出变量为Y。

2、建立逻辑关系：三变量比较简单可以直接写出逻辑表达式，如果不能就画真值表（你后两张图片）。

真值表中输入输出的对应关系，输入满足输出要求的项输出为1。即表中输入多于或等于2个1的输出为1否则输出为0。

3、根据真值表写出逻辑表达式：输出为1的都满足要求，因此是或的关系。Y=A'BC+AB'C+ABC'+ABC

4、化简：

(1)简单的直接表达式化简：

Y=A'BC+AB'C+ABC'+ABC=（A'+A）BC+AB'C+ABC'=BC+AB'C+ABC'

=B（C+AC'）+AB'C=BC+AB+AB'C=AB+BC+AC

(2)复杂的用卡诺图化简（略）

5、化简结果用与非形式表示

Y=AB+BC+AC=[(AB+BC+AC)']'=[(AB)'(AC)'(BC)']'

由于限定了二输入与非门，因此还需要把三输入与非门转换成二输入与非门

二、转换过程

为简单期间，设：a=(AB)'，b=(AC)'，c=(BC)'

则：Y=[(AB)'(AC)'(BC)']'=(abc)'={a[(bc)']'}'

6、逻辑电路图：