5秒译码电路

A. 74ls138译码电路

71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。

带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。

例2． 74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出管脚的波形。

解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出管脚全为高电平，当（A为高电平段）译码器处于工作状态。因所以其余7个管脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出管脚的波形如下：

即与A反相；

其余各管脚的输出恒等于1（高电平）与A的波形无关。

【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。

解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。

取第（1）片74LS138的和作为它的第四个地址输入端（在同一个时间令），取第（2）片的作为它的第四个地址输入端（在同一个时间令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为

图3.3.9 用两片74LS138接成的4线－16线译码器

式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。

同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。

B. 用74LS14控制一个发光二极管亮五秒灭五秒，再灭八秒亮两秒如此循环。

protues元件库中英文对照表 元件名称 中文名 说明 7407 驱动门 1N914 二极管 74Ls00 与非门 74LS04 非门 74LS08 与门 74LS390 TTL 双十进制计数器 7SEG 4针BCD-LED 输出从0-9 对应于4根线的BCD码 7SEG 3-8译码器电路BCD-7SEG转换电路 ALTERNATOR 交流发电机 AMMETER-MILLI mA安培计 AND 与门 BATTERY 电池/电池组 BUS 总线 CAP 电容 CAPACITOR 电容器 CLOCK 时钟信号源 CRYSTAL 晶振 D-FLIPFLOP D触发器 FUSE 保险丝 GROUND 地 LAMP 灯 LED-RED 红色发光二极管 LM016L 2行16列液晶 可显示2行16列英文字符，有8位数据总线D0-D7，RS，R/W，EN三个控制端口（共14线），工作电压为5V。没背光，和常用的1602B功能和引脚一样（除了调背光的二个线脚） LOGIC ANALYSER 逻辑分析器 LOGICPROBE 逻辑探针 LOGICPROBE[BIG] 逻辑探针 用来显示连接位置的逻辑状态 LOGICSTATE 逻辑状态 用鼠标点击,可改变该方框连接位置的逻辑状态 LOGICTOGGLE 逻辑触发 MASTERSWITCH 按钮 手动闭合,立即自动打开 MOTOR 马达 OR 或门 POT-LIN 三引线可变电阻器 POWER 电源 RES 电阻 RESISTOR 电阻器 SWITCH 按钮 手动按一下一个状态 SWITCH-SPDT 二选通一按钮 VOLTMETER 伏特计 VOLTMETER-MILLI mV伏特计 VTERM 串行口终端 Electromechanical 电机 Inctors 变压器 Laplace Primitives 拉普拉斯变换 Memory Ics Microprocessor Ics Miscellaneous 各种器件 AERIAL-天线；ATAHDD；ATMEGA64；BATTERY；CELL；CRYSTAL-晶振；FUSE；METER-仪表； Modelling Primitives 各种仿真器件 是典型的基本元器模拟，不表示具体型号，只用于仿真，没有PCB Optoelectronics 各种发光器件 发光二极管，LED，液晶等等 PLDs & FPGAs Resistors 各种电阻 Simulator Primitives 常用的器件 Speakers & Sounders Switches & Relays 开关，继电器，键盘 Switching Devices 晶阊管 Transistors 晶体管（三极管，场效应管） TTL 74 series TTL 74ALS series TTL 74AS series TTL 74F series TTL 74HC series TTL 74HCT series TTL 74LS series TTL 74S series Analog Ics 模拟电路集成芯片 Capacitors 电容集合 CMOS 4000 series Connectors 排座，排插 Data Converters ADC,DAC Debugging Tools 调试工具 ECL 10000 Series 各种常用集成电路 元件名称 中文名 说明 7407 驱动门 1N914 二极管 74Ls00 与非门 74LS04 非门 74LS08 与门 74LS390 TTL 双十进制计数器 7SEG 4针BCD-LED 输出从0-9 对应于4根线的BCD码 7SEG 3-8译码器电路BCD-7SEG转换电路 ALTERNATOR 交流发电机 AMMETER-MILLI mA安培计 AND 与门 BATTERY 电池/电池组 BUS 总线 CAP 电容 CAPACITOR 电容器 CLOCK 时钟信号源 CRYSTAL 晶振 D-FLIPFLOP D触发器 FUSE 保险丝 GROUND 地 LAMP 灯 LED-RED 红色发光二极管 LM016L 2行16列液晶 可显示2行16列英文字符，有8位数据总线D0-D7，RS，R/W，EN三个控

C. 如何用译码显示电路显示出1、3、5、7、9的数字

要用显示译码电路只显示奇数，只要译码器的四位输入端的A0接VCC保持为1，而不再接计数器即可。

D. 译码器的工作原理

工作原理
译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
在图1中，74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。
图2时检测74ls138译码器时间波形的电路，使用的虚拟仪器为数字信号发生器和逻辑分析仪。数字信号发生器在一个周期内按顺序送出两组000—111的方波信号。
图3表明如何将两片3线—8线译码器连接成4线—16线译码器。其中第二片74138的使能端G1和第一片的使能端G2A接成D输入端。当D=0时，第一片74138工作，对0000—0111的输入信号进行译码输出。当D=1时，第二片74138工作，对1000—1111的输入信号进行译码输出。
在图4中 ，7442为二—十进制译码器，具有4个输入端和10个输出端。输入信号采用8421BCD码，二进制数0000—1001与十进制数0—9对应。当输入超过这个范围是无效，10个输出端均为高电平。7442电路没有使能端，因此只要输入在规定范围内，就会有一个输出端为低电平。
图5位BCD—七段显示译码器电路，LED数码管将显示与BCD码对应的十进制数0—9。因为显示译码器电路输出高电平，所以应该采用共阴极LED数码管。
编码与译码的过程刚好相反。通过编码器可对一个有效输入信号生成一组二进制代码。有的编码器设有使能端，用来控制允许编码或禁止编码。
优先编码器的功能是允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。在图6中，74147为BCD优先编码器，输入和输出都是低电平有效。为了取得有效输出高电平，可在每个输出端连接一个反相器。7417只有1—9各输入端，0输入端不接入电路。这是因为7417约定，当无有效输入时，输出0的BCD代码0000。
图7是一个检测优先编码/译码功能的逻辑电路，对每一个接地的逻辑开关，数码管都会显示一个相应的十进制数。在输入端的8个逻辑开关中，代号为[7]的优先级别最高，代号为[0]的优先级别最低。

E. 什么是译码电路

一种将二进制数据转换为被二进制编码的十进制数据的译码电路，包括：第一移位寄存器，用于从LSD起4位4位地最后储存译码的被二进制编码的十进制数据，该第一移位寄存器具有4位×N级（其中N是任意正整数），并由第一时钟信号进行移位控制；第二移位寄存器，用于从MSD起4位4位地储存要译码的二进制数据，该第二移位寄存器具有4位×M级（其中M是任意正整数），并由第二时钟信号进行移位控制，其控制方式是：对于第一移位寄存器中的每N级，在第二移位寄存器中移位一级；运算／逻辑装置，用于周期性地进行译码，其方式是：将从要译码的二进制数据的MSD起顺序选出的每个4位数据乘以16，并将其结果加到后面的4位数据上，从而输出译码的被二进制编码的十进制数据，所述的译码包括：（a）第一过程，将从第一移位寄存器的每个4位数据乘4，并进行十进制校正和进位处理，在第一时钟信号的每一周期的前半周期输出中间结果；（b）第二过程，将所述每个中间结果乘4，并进行十进制校正和进位处理，将结果加到从第二移位寄存器来的4位数据上，以在第一时钟信号的每一周期的后半周期输出要储存在第一移位寄存器中的译码的被二进制编码的十进制数据；以及缓存器，用于暂时储存从运算／逻辑装置输出的每一个中间结果。

F. 用74138译码器扩展成5/32译码电路

将5线-32线译码器的5根输入线A4A3A2A1A0分成两组，低三位A2A1A0接至每个138的输入端，高两位A4A3用来shu产生片选信号，A4A3的组合状态共4个，每个状态的输出接至138的对应控制端即可。

片选信号产生方法很多。最简单的就是将A4A3接到2:4译码器（74LS139)输入端，四个输出接到四个138的控制端即可，每个138剩余的两个控制端直接接相应电平。

(6)5秒译码电路扩展阅读：

例：试用74138实现函数F(X,Y,Z)=∑m(0,2,4,7)

用74138实现函数与前面讲到的译码器实现逻辑函数的方法相同，但须注意两点：

1、74138的输出是低电平有效，故实现逻辑功能时，输出端不可接或门及或非门（因为每次仅一个为低电平，其余皆为高电平）；

2、74138与前面不同的是，其有使能端，故使能端必须加以处理，否则无法实现需要的逻辑功能。下图给出了其最终的电路。

G. 简述译码电路化简的基本原理

为了加快段描述符和页表项的访问速度，IA-32处理器内部分别设置了段描述符高速缓冲器和转换后备缓冲器。它们的基本工作原理类似主存的高速缓存。