锁存电路

① 数字电路问题，锁存器和触发器有区别么

有区别，以74ls373 锁存器来、自74ls374 触发器为例子。
触发器是在时钟上升沿锁存数据，输出 Q = 数据 D ，其他时刻输出状态不变。
Qn+1 = D （cp↑）
锁存器在时钟高电平期间，输出跟随输入变化，在时钟下降沿锁存数据，时钟低电平期间输出不变。
Qn+1 = D （cp = H）

② 锁存电路

你看看数电书上，比如 74ls273芯片。作用是保持数据

③ 单片机做四位数码管静态显示实验时要不要锁存器呀，最好发一张电路图解释一下锁存器作用，不太懂锁存器

用锁存器主要是方便IO口复用
四位数码管静态显示实验时要不要锁存器，是根据你的硬件决定的，如果你的4个数码管各占一个完整的端口，就不用锁存器，但需要占用32个IO口，一般单片机的IO引脚被用完了
如果你用4个锁存器，它们就可以共用1个8位IO口，另外用4个引脚控制哪个锁存器打开
总之，静态显示浪费硬件资源，四位数码管要么占单片机32个IO口，要么需4个锁存器，因此单片机系统中多用动态显示方式
锁存器就是能将输入数据锁存的器件，如74LS273，有8 个输入端（D0-D7）和8个输出端（Q0-Q7），另有一个控制端LA，当LA为高电平时，输出端和输入端的数据是相同的，输入端数据变化，输出端也跟着变化，当LA出现低电平（下降沿）时，输出数据就锁死了，无论输入端数据怎么变化，输出端保持原数据
驱动4位数码管时，这4个数码管可以共用单片机的一个端口，如P0，4个锁存器的D0-D7都接单片机的P0.0至P0,7,Q0-Q7分别接4个数码管的8个阳极（称为段，共阴极），P0口先输出数据给第一个数码管的锁存器，经锁存后，再用P0口给第二个数码管送数据，不影响第一个数码管的状态，再锁存后，P0口继续给第三个第四个数码管送数据，这就是IO口的分时复用

④ LED译码显示电路 BCD-7段锁存/译码器

cc4511就是BCD锁存/七段译码/驱动器，用法很简单，查一下4511的资料就知道了。

⑤ 在输入/输出接口电路中为什么要求输入接口加三态缓冲器,输出接口加锁存器

在某一时刻只能有一个设备向总线发送数据，所以在输入端口上要接三态缓存器。当回mcu选通设备时，才答允许设备将数据送到系统总线。为了将数据总线的数据传送到外部设备时，由于有些设备速度慢，需要足够的时间处理，所以需要将数据总线上的数据锁存存起来，系统不用等待，提高系统的利用率

⑥ 接口电路的输入需要用缓冲器,而输出需要用锁存器,为什么

我做电路时候的理解：接入电路用缓冲器是防止数据变化过快，导致中间有断层的数据未读到。
输出用锁存器是 1.不锁时，是当这个不存在就可以了 2.锁住时。你可以继续利用这IO口输出数据到其他的器件上。

⑦ 求锁存电路的状态图和特性方程

当 B=1 时，A是什么值都不会影响 （1）（2）都输出高电平，那么 Q的状态是不能确定的；
当回 B=0 时，A=0，那么 （1）输答出低电平，而（2）输出高电平，那么 Q=1；
当 B=0 时，A=1，那么 （1）输出高电平，而（2）输出低电平，那么 Q=0；
Q=A'B'

⑧ 数字电路中D触发器和D锁存器分别有什么作用

D 型触发器的输入输出关系简单明了，是多位寄存器的基本结构。触发器是时钟上升沿（↑）触发回，答瞬间保存数据；锁存器是时钟高电平期间输出跟随输入变化，下降沿（↓）保存数据。
二者就是触发方式不同，适用于不同的场合。如 CPU 复用总线的地址锁存就是用锁存器。

⑨ 锁存器的原理

CMOS反相器的功能是可以使输出获得跟输入相反的逻辑值，那如果把两个反相器的输入跟输出连接在一起会出现什么情况呢？我们来看下图，假设某个时刻反向器A的输入是1，那么其输出会是0；因为A的输出连接到B的输入端，即反相器B的输入为0，那么其输出会变为1；又因为B的输出连接到A的输入端，即B输出的1反馈回A的输入，对刚才假设的“A的输入为1”进行了确认和加强。此时A的输入确实为1，按A和B的输入输出连接关系，又走了一遍刚才的路程，如此循环，结果是反相器A的输出稳定为0，反相器B的输出稳定为1。这个结构的电路有两个稳定的状态，一般称之为双稳态电路。可见类似的双稳态电路可以稳定地保持其节点中的值（数据），具有记忆功能，这就是锁存器工作的原理。

从上面介绍可看出，首尾相接的两个反相器构成了互相反馈耦合的形态，这就是锁存器的基本电路结构。但是这里是基于一个假设，假设反相器A的输入为1，那么它的输出为0，两个反相器连在一起通过互相反馈加强，则能保持0和1两个值。如果没有这个假设，它能保存的值将是不确定的。这类似于“鸡生蛋还是蛋生鸡”的谜局，要将此电路当锁存器使用，就必须打破这个“是输入先有0，还是输出先反馈回1”的僵局。于是给它加了两个输入端，由于反相器只有1个输入，因此改用或非门来代替。电路结构如下图，根据或非门“只要有一个输入为1，其输出就为0”的特性，当R为1时，虽然有反馈存在，也可以强制输出Q=0；当S为1时，则强制输出Q=1。这就是R-S锁存器，R意为Reset，清零的意思；S意为Set，置1的意思。

R-S锁存器的结构是最基本的锁存结构，实际应用中一般会进行各种改造和扩展，至少会加一个输入端作为控制信号，该信号有效时，锁存器能持续地输入、输出数据。其控制信号一般为高电平，因此锁存器是一种对脉冲电平敏感的存储单元电路，可以在特定输入脉冲电平作用下改变状态。锁存器的最主要作用是缓存，除了特殊用途如异步电路或很简单的逻辑，其他场合已经很少直接应用锁存器，因为其结构简单而且对电平敏感，不适合在主流的对时钟敏感的集成电路中应用。一般都是使用以锁存器为基础的触发器或寄存器。

⑩ 锁存电路

控制振荡器可以用一个二输入或非门A，此或非门A的一个输入端a1接收机械开关的输出，另一个输入端a2接收一个非门(反相器)B的输出，而这个非门B的输入来自或非门A的输出，这样一来，只要或非门A的输出一旦变为低电平，通过非门B后就会给自己提供一路高电平输入到a2，保证了此后或非门A自己永远锁定在低电平输出。
但是要加一点附属电路确保在开始上电开机时把或非门A置位成高电平输出状态，这应该很简单，你自己去设计吧。