或门电路接地

㈠ TTL 门电路输入端分别接大电阻接地，小电阻接地，或空接，输入的是什么电平跟是什么类型的门电路...

可参考数电中TTL集成线路输入端负载特性。

简要说：R>2.5K欧 输入相当于1；R<0.7K欧输入相当于0；R在这两者之间，一般不允许。

TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为是高阻，很容易被干扰成低电平，一般是通过电阻到地，使之成为低电平或加上拉电阻到电源成为可靠的高电平。

当A端接上电阻的时候，电流从+Ec，经过R1、T1的b、e，流入A端的电阻，最终到地。

当A端接上电阻越大，A端的电压就会越高，这可以用分压公式来解释。

当A端外接的电阻，大到一定程度，A端的电压，就成了高电平。

(1)或门电路接地扩展阅读；

数字电路中，由TTL电子元器件组成电路使用的电平。电平是个电压范围，规定输出高电平>2.4V,输出低电平<0.4V。在室温下，一般输出高电平是3.5V，输出低电平是0.2V。最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。

TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。

㈡ 或门电路，如果输入端改为低电平，就是接地信号，还好使吗。抑或电路呢。解决加赏

1、在数字电路中，如果端口不接任何电平信号，其默认电平是高电平，这是其电路形成规则；
2、输入端改为低电平，你说的接地信号就是低电平了，对于或门来说，低电平不能改变其输出状态。
3、如果另一个端口低，输出为0，如果另一个端口为高电平或者悬空，输出就是高电平

如果满意，请采纳！

㈢ 与非门输入端接1，接0，接地，悬空各是什么状态

接1就是输入1
接0就是输入0
接地是输入0
悬空是输入1
在逻辑的输入上没有区别。
在实际应用中，不应使引脚悬空，应根据需要做上拉或接地处理，增强电路稳定性。
与非门是与门和非门的结合，先进行与运算，再进行非运算。与非运算输入要求有两个，如果输入都用0和1表示的话，那么与运算的结果就是这两个数的乘积。如1和1（两端都有信号），则输出为0；1和0，则输出为1；0和0，则输出为1。与非门的结果就是对两个输入信号先进行与运算，再对此与运算结果进行非运算的结果。简单说，与非与非，就是先与后非。
电工学里一种基本逻辑电路，是与门和非门的叠加，有两个输入和一个输出。
CMOS电路中的逻辑门有非门、与门、与非门、或非门、或门、异或门、异或非门，施密特触发门、缓冲器、驱动器等
与非门则是当输入端中有1个或1个以上是低电平时，输出为高电平；只有所有输入是高电平时，输出才是低电平
与非门芯片：74ls系列：74ls00、74LS20，CMOS系列：CD4011

㈣ 数字电路中的与门或门电路既然是电路,那不是应该有电源吗,是什么

门电路都是要接电源的，你用集成电路芯片的时候会发现所有芯片都有两个必须的管脚：接地管脚和电源管脚。芯片中所有的门电路都要与电源管脚相连。门电路中绝大部分的电源电压都是+5V的。电路与电路是能串联的，比如说两个并联电路串联，你把每一个并联电路看成一个整体，那么就相当于两个电子器件串联了。对于反相器来说也是一样。

㈤ 为什么门电路的输入端经过电阻接地其状态与阻值有关

ttl逻辑门输入端通过小电阻入地，相当于接低电平；
通过大电阻入地，相当于接高电平；
如果接在vcc上，无论是直接相连、通过小电阻、通过大电阻，都是输入的高电平；
大电阻指的是大于“开门电阻”，小电阻指的是小于“关门电阻”。
oc门的输出相“线与”，两个oc门的输出只要有一个为0，则输出就是0，否则为1.
解释：oc
指的是开集电极输出，npn三极管发射极接地，从集电极输出。显然如果三极管开通，则集电极为0；如果不开通，集电极悬空的话，既不是1也不是0，所以往往要通过外接电阻连到vcc,
两oc门三极管集电极连在一起，又通过电阻接到vcc,当然是只要一个开通，输出就是0
没有画图，因为上传图片很可能不能提交，见谅。
望采纳。

㈥ 为什么TTL门电路输入端悬空或者通过大电阻接地时相当于高电平

悬空，相当于无穷大的电阻。 当A端接上电阻的时候，电流从+Ec，经过R1、T1的b、e，流入A端的电阻，最终到地。 当A端接上电阻越大，A端的电压就会越高，这可以用分压公式来解释。 当A端外接的电阻，大到一定程度，A端的电压，就成了高电平。 TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为输入端通常是高阻抗，很容易被干扰成低电平，一般是通过电阻到地，使之成为低电平或加上拉电阻到电源成为可靠的高电平

㈦ 在分立元件或门电路中,若将一个输入端接地或接高平,对输出有什么影响,为什么

分立元件和门路，圆圈里面呢如果输入端接高频的话，那么你如果在这个地方呢，插入一个语文或者是非门的话，那有可能在它的输出端呢就正好会出现一些反的症状。

㈧ 对于或门、或非门电路不用的输入端都可以通过一个电阻接地，为什么错了

或门或非门输入端为0时是影响输入逻辑的，而通过一个电阻接地时，对电阻的大小是有要求的，接地时会有电流从电阻上通过，如果电阻上的电压高到为相对高电平时，会影响逻辑正确与否，所以直接说通过一个电阻接地而没有说明电阻大小时是错的。

㈨ 与门电路的多余输出端接地时会怎么样

多余输出端一般不要悬空，否则可能出现未知问题。一般做法是上拉或是下拉。上拉就是通过一个电阻接数字电源；下拉就是通过电阻接地。所以多余输出端接地不会怎样，不接地倒有可能会出问题。

㈩ 门电路多余输入端接地和接0，悬空和接1各有什么区别

多余输入端接地和接0是一个意思，都是接的低电位；悬空和接1也是一回个意思，都是高电答位。

但是CMOS电路的输入端是不允许悬空的，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。

所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。

(10)或门电路接地扩展阅读

门电路应用注意事项：

对于或门及或非门的多余输入端，可以使其输入低电平。具体措施是通过小于500Ω的电阻接地或直接接地。

在前级门的扇出系数有富余时，也可以和有用输入端并联连接。对于与或非门，若某个与门多余，则其输入端应全部输入低电平（接地或通过小于500Ω的电阻接地），或者与另外同一个门的有用端并联连接（但不可超出前级门的扇出能力）。

若与门的部分输入端多余，处理方法和单个与门方法一样。