进位电路图

① 数字钟电路图中小时进位端怎么设置

1：分频器电路将32768Hz的高频方波信号经32768()次分频后得到1Hz的方波信号供秒计数器进行计数。
2：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
3：例如1小时=1Hz*60t*60分=3600Hz=1小时。

② 两片74ls161练成60进制，电路图！！！感谢

74ls161是四位二进制计数，所以，首先个位要改成十进制计数器，并产生进位信号，向十位进位。十位利用6产生复位信号，将十位复位就行了 。

仿真图，即是逻辑图如下，这是最大数59时的截图。

③ 数字电路中的全加器的低位进位Ci-1是什么有图

给你打个比方：19+15=34
19
+ 15
——
34 9+5等于14，要向十位进一，十位1+1+1=3
Ai就是19 Bi就是15
Ci-1就是个位的向十位的那个进位，放到上面这个例子中也就是1
不知道这样你明白不？

④ 用74LS161完成24进制,应如何连接画出电路图

连接电路图如下：

(4)进位电路图扩展阅读：

74LS161功能：

从74LS161功能表功能表中可以知道，当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。

而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

实现的功能：

由00000001到00011000变化，一共有二十四个变化。当到达00011000之后重新开始一轮计数，从00000001开始下一个二十四进制的循环。

⑤ 如何用74LS161来实现7进制的计数器电路图

1、首先找到一块74LS195芯片，将其J、K输入端连接到一起，将R、LOAD端连接高电平，将CP端连接脉冲信号，再将输出端从左到右、从上到下编号为Q0、Q1、Q2、Q3，如图所示。

(5)进位电路图扩展阅读

一个 16 进制计数器，最大计数值是 1111 ，相当于十进制数 15 。需要计数的脉冲加到最低位触发器的 CP 端上，所有的 J 、 K 端都接高电平 1 ，各触发器 Q 端接到相邻高一位触发器的 CP 端上。 J—K 触发器的特性表告诉我们：当 J=1 、 K=1 时来一个 CP ，触发器便翻转一次。

在全部清零后，第 1 个 CP 后沿，触发器 C0 翻转成 Q0=1 ，其余 3 个触发器仍保持 0 态，整个计数器的状态是 0001 。

第 2 个 CP 后沿，触发器 C0 又翻转成“ Q0=0 ， C1 翻转成 Q1=1 ，计数器成 0010 。到第 15 个 CP 后沿，计数器成 1111 。可见这个计数器确实能对 CP 脉冲计数。

⑥ 74ls161做成24进制计数器接线图电路图！！急

电路图：

清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。

而只有当CR=LD=EP=ET=“1”、CP脉冲上升沿作用后，计数器加1。74LS161还有一个进位输出端CO，其逻辑关系是CO= Q0·Q1·Q2·Q3·CET。合理应用计数器的清零功能和置数功能，一片74LS161可以组成16进制以下的任意进制分频器。

(6)进位电路图扩展阅读：

74ls161是异步置数同步清零十六进制计数器,构成24进制计数器有两种方法：

1、异步置数法.因为是异步,所以不用等待时钟信号就可以直接置数,构成24进制计数器的话,需要两块芯片级联,第一块计数16次后进位一次,然后第二片计数1次,当第一片计数8次与第二片计数1次后就是计数24次,此时通过门电路译出置数信号给置数端就行.

2、同步清零法.原理同置数法,只是它是同步清零,需要等待时钟信号一起作用来清零,所以在第一片计数7次与第二片计数1次后就是23次计数,此时译出清零信号,然后再等待一个时钟信号,此时计数24次,又刚好完成清零。

⑦ 如何实现进位呢

我想你可能是理解错了，单个的门电路并不能处理多位信号。以上面的 异或门 和 与门 为例，每个输入脚只能处理1位信息。多位加法器只能由更复杂的门电路来组成，上面这个显然不行，参考一下这个 http://www.cnblogs.com/kissazi2/p/3175446.html。

⑧ 公共场所的电灯控制逻辑可以用双保留进位全加器74IS183集成芯片来实现吗若可以,请画出电路图;

摘要 规模集成电路设计组合逻辑电路 的方法。 3.了解排除组合逻辑电路故障的一般方法。 ... 数据选择器实现全加器 6、公共场所电灯控制 7、其它可选电路设

⑨ 用两片74ls90设计44进制计数器，数字逻辑实验，求一个电路设计图

74LS90是十进制计数器，但没有进位输出信号，所以，个位要用一个2输入与门产生进位信号，送到十位计数器。再利用反馈清0法设计44进制计数器，也用一个与门，产生复位信号。逻辑图如下，也是仿真图，那两个数码管你可以省掉，那是显示仿真效果的。请及时采纳！