D逻辑电路

1. D触发器的逻辑电路功能

你这个
电路
太奇怪了，只有
中间
的
D触发器
是正常的。左、右两个
触发器
的D输入端都是两个变量相“与”后输入，哪有这样的D触发器?

2. 数字逻辑电路。请问为什么D2,D1,D0等于0这是D3,D2,D1,D0在一起的卡诺图。

因为你这个卡诺图是要建立D和Q的关系，在图里填的四位数字对应是D3D2D1D0，但是由图可见，里面填的D2D1D0总是0，（0000和1000），所以就是说你这个D让他恒为0就行了，和Q是没关系的。
如果用老办法画圈，一个圈都画不出来，等式D0=的右边什么都没有，那自然是0了

3. d触发器电路的逻辑功能

你先找到对应的设置菜单。在设置里面找到对应的功能选项！

4. 以下属于“或”逻辑电路的是（）A．B．C．D

A、图示电路开关闭合灯亮，不闭合灯不亮，不是或逻辑关系，故A错误
B、图示电路只有开关都闭合灯才亮，为与逻辑关系，故B错误
C、图示电路只闭合s₁灯亮，只闭合s₂灯不亮，s₁s₂同时闭合，灯不亮，该逻辑关系不是或逻辑关系，故C错误
D、图示电路只闭合s₁灯亮，只闭合s₂灯也亮，s₁s₂同时闭合，灯亮，故该逻辑关系是或逻辑关系，故D正确
故选D

5. 测试D触发器的逻辑功能（74LS74）

D触发器的逻辑功能：Qn+1=D。

D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。

在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种，前者在CP(时钟脉冲)=1时即可触发，后者多在CP的前沿（正跳变0→1）触发。

(5)D逻辑电路扩展阅读

D触发器由4个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。

这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。边沿D触发器可由两个D触发器串联而成，但第一个D触发器的CP需要用非门反向。

6. 组合逻辑电路中74LS148编码器真值表中的d是什么意思

没有“d”呀，你对照下面链接的真值表，可能不同的翻译用词不同。
http://ke..com/view/6735014.htm

7. 用D触发器实现T触发器的逻辑功能，画出电路图（可以根据需要选用适当的逻辑门）

D触发器构成JK触发器

D＝JQ（Q为反）＋K（K为反）Q

D触发回器构成T触发器

D＝TQ（Q为反）＋T（T为反）Q

转换方式如答下：

D触发器的状态方程是：Q＊＝D，JK触发器的状态方程是：Q＊＝JQ＇＋K＇Q。

让两式相等可得：D＝JQ＇＋K＇Q，用门电路实现上述函数即可转换成为jk触发器。

(7)D逻辑电路扩展阅读：

当CP＝0，且非门G3和G4阻塞时，其输出Q3＝Q4＝1，触发器的状态保持不变。同时，由于Q3到Q5和Q4到Q6的反馈信号打开了这两个门，可以接收输入信号D，Q5＝D，Q6＝Q5non－＝D。

当CP从0变到1时触发器翻转。当G3和G4打开时，它们的输入Q3和Q4状态由G5和G6的输出状态决定。Q3＝Q5，不＝D，Q4＝Q6，不＝D。根据基本RS触发器的逻辑功能，Q＝Q3不＝D。

8. 使用组合逻辑和正沿触发的D触发器实现其状态转换逻辑电路，用逻辑电路实现其输出方程。 画出电路图。

做这个题目，楼主应先给出一个状态方程。

9. 用两个d触发器组成四分频器,设计逻辑电路图,并画出其时序图！

两个D触发器的Q非端分别接自己的D端，构成T'触发器；前一个触发器Q非端同时接第二个触发器的CP端，这样前一个Q与后一个Q分别是二分频四分频。

10. 简单的逻辑电路选择题D选项如何分析

首先你的理解是错误，什么"1"表正极，"0"表负极。
在正逻辑的TTL电平电路中，"1"表高电平，典型值是3.6V；"0"表低电平，典型值是0.3V。
D选项时，因A、B输入都为高电平（可假设输入是3.6V），而+Ec一般为+5V，即两个二极管
D1、D2都为正向偏置导通，故Y为高电平“1”。