减法器电路

1. 如何作用叠加原理来分析减法器电路

1）当来 Ui1 作用，源Ui2=0 时，是反相放大器，有：Uo' = -Ui1*RF/R1；

2）当 Ui2 作用，Ui1=0 时，是同相放大器，有：Uo'' = Vp（1+RF/R1）；

而 Vp = Ui2*R3/(R2+R3)

那么 Uo = Uo' + Uo''

=-Ui1*RF/R1 +（1+RF/R1）* Ui2*R3/(R2+R3)

当 R1=R2=R3=RF 时，

则： Uo = Ui2 - Ui1；

；

满意请采纳哈

2. 模拟电路的减法器怎么画求图

如给你一个图，仿真图。电路就照着做就可以了。

图片要审核，稍等。

3. 如何将加法器和减法器电路组合在一起组合成加减法计数器

将加法器和减法抄器电路组合在袭一起组合成加减法计数器？你这提问有点跑题了，加法器知减法器可是组合逻辑电路，完成加/减计算的。而加/减计数器却是时序逻辑电路，是计数的。虽一字之差，但作用却大不相同。计算和计数可是两码事，电路不同，作用更不同。

4. 急急急！ 求一个 四位二进制减法器 要电路图 和 实验原理

见下图，A-B=A+B补，结果可正可负，因此结果最高位S4为符号位，A≥B，S4=0，结果就为差。

A＜B，S4=1，结果为负值，因此得到的是差的补码，在做一次补码运算，得到原码。

5. 这个电路是减法器吗有什么作用呢

是减法器的结构，但是负输入端接地，没有输入信号。
是模数转换器的模拟信号输回入缓冲答器，输入、输出电压比是 1:1，输出电压范围是 0 ~ AVDD3C ，单极性电压，即交流信号的零电位点是 AVDD3C / 2 ，而不是 0V。运放应该是单电源工作，整个信号通道电平匹配麻烦。

6. 请用D触发器构成一个三位二进制减法计数器，写出实验原理。（可以画出电路图）

按照来逻辑电路设计可自以弄出来，三位二进制可以设为001、010、011，或其他情况，这三个D触发器的输出可以设为Q1、Q2、Q3，设一个A的数据输入端，

一个输出量Y，画出状态图、真值表、再根据卡罗图求出Q1、Q2、Q3的输出表达式，再根据D的特征方程Q（n+1）=D化简，一步步来就可以得出原理表达式，有了表达式就可以画出原理图。

3个D触发器可以构成3位二进制计数器，计数范围0~7，因此其模为8。

(6)减法器电路扩展阅读：

D触发器（data flip-flop或delay flip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。

而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。

7. 减法器电路设计

采用直流偏移，
将原有信号与偏移信号（用电位器产生的可调直流电压），
通过加法器回合并就是了，
偏移信答号的极性决定了是加还是减去一个偏移量。
加法器在基础教材上都有，就是反相放大器，在反相输入端，有共同接点的多个电阻，每个电阻的另一端是输入端。

8. 求十进制减法计数器电路设计

我数字电路刚好把计数器那一章学完了，还做过了试验
用两片CC40192组成两位十进制专减法计数器，输属入1Hz连续技术脉冲，进行由99-00累减计数，图我不知道在电脑上怎么画，只好口述了，CC40192是16接口的，端口对应：1-D1，2-Q1，3-Q0，4-CPD，5-CPU，6-Q2,7-Q3,8-VSS,9-D3,10-D2,11-LDF非,12-CO非,13-BO非,14-CR,15-D0,16-VDD。16接+5V电源，8接地，第一片CC40192的CO非接至第二片的CPU上，清除端CR、置数端LD非、数据输入端D0-D7分别接逻辑开关，输出端Q0-Q3、Q4-Q7接实验设备的两个译码显示输入相应插口A、B、C、D，CO非和BO非接逻辑电平显示插口，清除和置数以后，CR=0,LD非=CPU=1，CPD接单次脉冲源
按照上述步骤连接电路，在CPD的上升沿减数，由于输入的是单次脉冲，减数功能自动切换99-00，自己验证一下，
记得悬赏分哦

9. 直流减法器电路

差动放大器并没有指定只能用于交流信号，直流输入一样可以使用。
是否需回要负电源，取决答于输入信号和输出信号是否存在负值，如果不存在负值，只要采用单电源运放就可以用单电源供电。
你改过的电路倒是有问题的：
其一，3脚向上看的那套电阻网络应该和反馈电阻等值，然而这里通过戴维南定理可以算出等于60k；
其二，3脚向上看的等效电压就是输出的参考电压，你把它设置在1/2vdd上，将来放大器输出电压不仅仅是差值电压，还多了一个1/2Vdd（除非它就是你想要的效果？）。
因此建议：
如果Vin1,Vin2都是正值，直接采用经典差动放大电路，不要修改；
如果输出电平确实需要平移1/2Vdd，只要用2个20k电阻分压直接接到3脚，根据戴维南定理可知，等于内阻10k，电动势1/2Vdd的效果。
如果输入电压是在负值范围，没有选择，必须用负电源供电。
另外请注意：358的失调电压最大达6mV，如果输入的差值电压较小，会带来较大的误差。如果Vin1,Vin2电压的绝对值较大，还要核算一下，经过电阻分压后，实际加到运放输入端的电压有没有超过运放的共模输入电压范围。

10. （数电）怎样设计二进制4位减法器

我的回答是：
用4位二进制并行加法器设计一个4位二进制并行加法/减法器.
解 设A和B分别为4位二进制数，其中A=a4a3a2a1为被加数(或被减数)，B=b4b3b2b1为加数(或减数)，S=s4s3s2s1为和数(或差数)。并令M为功能选择变量，当M=0时，执行A＋B；当M=1时，执行A－B。减法采用补码运算。

可用一片4位二进制并行加法器和4个异或门实现上述逻辑功能。具体可将4位二进制数A直接加到并行加法器的A4、A3、A2和A1输入端，4位二进制数B通过异或门加到并行加法器的B4、B3、B2和B1输入端。并将功能选择变量M作为异或门的另一个输入且同时加到并行加法器的C0进位输入端