降电平电路

Ⅰ 如何降低信号电平

用无源衰减网络

Ⅱ 怎么把一个信号降低一定的电平值

不知道你的具体要求，简单地用可以用运放搭一个减法电路，使Vo = (Vi1-Vi2)*x，x为放大倍数

Ⅲ TTL 5V电平 如何降到 TTL3.3V电平

标准做法是使用电平转换电路，简单做法可以使用电阻降压

Ⅳ 数字电路中怎么解决压降引起的无效电平

得需要转换电路，如果出现压降必须用转换电路

Ⅳ 用什么元件把12伏电平的电压电流降下来，降到5伏

7805

Ⅵ 电路里的电平是什么 怎么判断高,低电平

电平：是指两功率或电压之比的对数，有时也可用来表示两电流之比的对数。

当输入电平高于Vih时，则认为输入高电平；当输入电平低于Vil时，则认为输入低电平。

电平的单位分贝用dB表示。常用的电平有功率电平和电压电平两类，它们各自又可分为绝对电平和相对电平两种。

输出高电压（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。

输出低电压（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。

(6)降电平电路扩展阅读

电平与电压的关系

从电压电平的定义就可以看出电平与电压之间的关系，电平的测量实际上也是电压的测量，只是刻度不同而已，任何电压表都可以成为一个测量电压电平的电平表，只要表盘按电平刻度标志即可，在此要注意的是电平刻度是以1 mW功率消耗于600 Ω电阻为零分贝进行计算的，即0dB=0.775V。

电平量程的扩大实质上也是电压量程的扩大，只不过由于电平与电压之间是对数关系，因而电压量程扩大N倍时，由电平定义可知，即电平增加20lgN(dB)。

由此可知，电平量程的扩大可以通过相应的交流电压表量程的扩大来实现，其测量值应为表头指针示数再加一个附加分贝值(或量程分贝值)。附加分贝值的大小由电压量程的扩大倍数来决定。

Ⅶ 求各位怎么才能把放大器低频电平降下来

如果到达放大器输入口的高端电平能够达到72至76dBvV，那么放大器的高端输出电平就能达到设计要求值，低端输出电平就可以通过调节均衡器来压低到设计要求值，就不会出现低端电平高于高端电平的现象。
造成楼主所说的问题原因，是到达放大器输入口的高端电平远远低于72dBvV引起的，是电缆拉得太长、放大器之间的距离太大造成的。要解决这个问题，就得设计计算好放大器的间距，计算公式是：
放大器的间距（百米）=
（电缆入口高端电平
-
76）/
电缆对高端信号的每百米衰减值
详见：
2007.
10.11
☆干线放大器的间距计算公式
http://www.ccbn.com.cn/catvbbs/viewthread.php?tid=3179&extra=page%3D5
2013.
06.15
★光接后电缆传输多远设置一个放大器比较合理？(放大器间距计算)
http://www.ccbn.com.cn/forum.php?mod=viewthread&tid=153115&page=1&extra=#pid526261
2007.
09.25
有线电视放大器调试参数计算式
http://www.ccbn.com.cn/thread-68958-1-1.html
有线电视基础理论、基本实践和基础理论更新
帖子汇总表http://www.ccbn.com.cn/thread-88416-1-1.html

Ⅷ 电路电平降低的方法

理想的数字电路电平是这样的：输入小于1/2VCC(电源电压)就是低电平，反之是高电平。实际的器件是做不到的，也不实用，如果输入电压在1/2VCC附近有干扰，就会发生错误的输入信号。现在常用的是：TTL数字电路电源是5V，2.7V < 高电平 < 5V, 0V < (=) 低电平 < 1.3V。CMOS数字电路电源电压一般是3V--9V, 2/3VCC < 高电平 < (=) VCC,0V < (=) 低电平<1/3VCC。
数字电路：用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。现代的数字电路由半导体工艺制成的若干数字集成器件构造而成。逻辑门是数字逻辑电路的基本单元。存储器是用来存储二进制数据的数字电路。从整体上看，数字电路可以分为组合逻辑电路和时序逻辑电路两大类。

Ⅸ 急，求给信号降低电平的方法

估计你的系统是双电源供电，可以在中间加一级射随器，注意静态工作点并仔细分析暂态过程，防止接通电源瞬间烧坏芯片，这样可以线性降低0.7V（硅管）。如果前级驱动能力强，而且对电平精度要求不高，可以直接用开关二极管，如1N4148，也可以近似线性降低0.7V。