扫描链电路

A. 怎样使用JTAG接口测试IC是否正常

用JTAG接口的确可以测试扫描链中的IC是否正常，但是很可惜一般来说你不会具备对应的条件专，因为使用JTAG接口进行测试属除了需要JTAG控制卡以外，更重要的是还需要使用电路板网表文件、各个芯片BSDL文件、测试模式控制进入方式等设计文件生成的测试向量才可以进行，否则连测试模式都进入不了。

B. DFT Compiler在insert_dft指令后并未生成扫描链，求解答

如果经常使用BT下载软件、影片，以及多次中止Windows自带的Scandisk操作，那么可能是硬盘的扇区存在物理错误。具体方法： 先进入系统，备份所有重要的数据（期间电脑N次重启）。然后用软盘启动电脑，运行DFT软件。 注：DFT（Drive Fitness Test）是IBM公司为硬盘产品开发的数据保护技术，它通过DFT程序访问IBM硬盘中的DFT微代码，以对硬盘的完好性进行检验。DFT程序是基于S.M.A.R.T自检测、分析和报告技术，具有错误检验及自检测功能。 DFT启动后会先扫描硬盘，并反馈结果让我们确认，这时点击“Yes”按钮继续，进入主界面。按“Alt+F”键后选择“Advanced Test”（即高级扫描，选择这项功能，磁盘扫描时间会长一点，但非常全面）。经过漫长的等待（具体时间视硬盘容量大小而定，40GB差不多等了7～8分钟），出现了“Test Results”对话框，此时，DFT会向软盘回写数据报告（注意软盘不要写保护）。图1所示界面的大致意思是，DFT软件已检查出一处或多处扇区错误，并提供了两种解决方案：一是Erase Disk（擦除磁盘）；二是Sector Repair（扇区修复）。 可以选择第二种方案——Sector Repair（这种方案一般不会造成硬盘数据丢失或损坏）。这时软件弹出“Corrupted Sector Repair”对话框，选择“Start“开始修复。不久屏幕上出现“Repair LBA”的提示。选择Yes，继续。大约又过了10分钟，弹出"Technical Result Code"提示界面，反馈磁盘信息。

C. 谁能看懂这个电路图，是个矩阵键盘

键盘是行列反转扫描法，P3口高、低半字节分别控制行与列，扫描分两次完成，版下面的链接介绍的很权详细。
http://wenku..com/view/42d12fc60c22590102029dd2.html
显示部分没啥好说了，ls244是数码管段缓冲器，三极管是位驱动器。

D. 集成芯片的发展过程

随着集成芯片功能的增强和集成规模的不断扩大，芯片的测试变得越来越困难，测试费用往往比设计费用还要高，测试成本已成为产品开发成本的重要组成部分，测试时间的长短也直接影响到产品上市时间进而影响经济效益。为了使测试成本保持在合理的限度内，最有效的方法是在芯片设计时采用可测性设计(DFT)技术。可测性设计是对电路的结构进行调整，提高电路的可测性即可控制性和可观察性。集成芯片测试之所以困难，有两个重要原因：(1)芯片集成度高，芯片外引脚与内部晶体管比数低，使芯片的可控性和可观察性降低；(2) 芯片内部状态复杂，对状态的设置也非常困难。
解决芯片测试的最根本途径是改变设计方法：在集成电路设计的初级阶段就将可测性作为设计目标之一，而不是单纯考虑电路功能、性能和芯片面积。实际上可测性设计就是通过增加对电路中的信号的可控性和可观性以便及时、经济的产生一个成功的测试程序，完成对芯片的测试工作。
可测性设计的质量可以用5个标准进行衡量：故障覆盖率、面积消耗、性能影响、测试时间、测试费用。如何进行可行的可测性设计，使故障覆盖率高，面积占用少，尽量少的性能影响，测试费用低，测试时间短，已成为解决集成电路测试问题的关键。
1 扫描设计
扫描设计是一种应用最为广泛的可测性设计技术，测试时能够获得很高的故障覆盖率。设计时将电路中的时序元件转化成为可控制和可观测的单元，这些时序元件连接成一个或多个移位寄存器(又称扫描链)。这些扫描链可以通过控制扫描输入来置成特定状态，并且扫描链的内容可以由输出端移出。
扫描设计就是利用经过变化的扫描触发器连接成一个或多个移位寄存器，即扫描链。这样的设计将电路主要分成两部分：扫描链与组合部分(全扫描设计)或部分时序电路(部分扫描设计)，很明显的降低了测试向量生成的复杂度。
扫描测试过程
在移位寄存器状态下，第一个触发器可以直接由初级输入端置为特定值，最后一个触发器可以在初级输出直接观察到。因此，就可以通过移位寄存器的移位功能将电路置为任意需要的初始状态，并且移位寄存器的任一内部状态可以移出到初级输出端，进行观察，即达到了可控制和可观察的目的。此时，每一个触发器的输入都可以看作是一个初级输入，输出可以看作一个初级输出，电路的测试生成问题就转化成一个组合电路的测试生成问题。电路的测试过程可以分成以下的步骤：
(1)将时序单元控制为移位寄存器状态，即scan—en=l，并将O，1序列移入移位寄存器， 然后移出，测试所有时序单元的故障；
(2)将移位寄存器置为特定的初始状态；
(3)将所有时序单元控制为正常工作状态，即scan一en=0，并将激励码加载到初级输入端；
(4)观察输出端数据；
(5)向电路加时钟脉冲信号，将新的结果数据捕获到扫描单元中；
(6)将电路控制为移位寄存器状态，即scan—en=l，在将移位寄存器置为下一个测试码初态的同时，将其内容移出，转步骤。
2边界扫描技术
边界扫描技术是各集成电路制造商支持和遵守的一种可测性设计标准，它在测试时不需要其它的测试设备，不仅可以测试芯片或PCB板的逻辑功能，还可以测试IC之间或PCB板之间的连接是否存在故障。边界扫描的核心技术是扫描设计技术。
边界扫描的基本思想是在靠近待测器件的每一个输入/输出管脚处增加一个边缘扫描单元，并把这些单元连接成扫描链，运用扫描测试原理观察并控制待测器件边界的信号。在图3中，与输入节点X1，X2…、Xm和输出节点Y1，Y2…、Ym连接的SE即为边界扫描单元，它们构成一条扫描链(称为边界扫描寄存器一BSR)，其输入为TDI(Test Data Input)，输出TD0(Test Data 0ut)。在测试时由BSR串行地存储和读出测试数据。此外，还需要两个测试控制信号：测试方式选择(Test Mode Select—TMS)和测试时钟(Test C1ock—TCK)来控制测试方式的选择。
边界扫描技术降低了对测试系统的要求，可实现多层次、全面的测试，但实现边界扫描技术需要超出7%的附加芯片面积，同时增加了连线数目，且工作速度有所下降。
3 内建自测试设计
传统的离线测试对于日趋复杂的系统和集成度日趋提高的设计越来越不适应：一方面离线测试需要一定的专用设备；另一方面测试向量产生的时间比较长。为了减少测试生成的代价和降低测试施加的成本，出现了内建自测试技术(BIST)。BIST技术通过将外部测试功能转移到芯片或安装芯片的封装上，使得人们不需要复杂、昂贵的测试设备；同时由于BIST与待测电路集成在一块芯片上，使测试可按电路的正常工作速度、在多个层次上进行，提高了测试质量和测试速度。
内建自测试电路设计是建立在伪随机数的产生、特征分析和扫描通路的基础上的。采用伪随机数发生器生成伪随机测试输入序列；应用特征分析器记录被测试电路输出序列(响应)的特征值：利用扫描通路设计，串行输出特征值。当测试所得的特征值与被测电路的正确特征值相同时，被测电路即为无故障，反之，则有故障。被测电路的正确特征值可预先通过完好电路的实测得到，也可以通过电路的功能模拟得到。
由于伪随机数发生器、特征分析器和扫描通路设计所涉及的硬件比较简单，适当的设计可以共享逻辑电路，使得为测试而附加的电路比较少，容易把测试电路嵌入芯片内部，从而实现内建自测试电路设计。
在产品设计中，离散元件具有很大灵活性。在进行需要超出标准解决方案要求的特定传输功率级或接受机灵敏度的电路设计时，这些设备(如LNA、大功率放大器等)是很有用的。然而，由离散有源元件决定的设计通常需要大量附加的离散有源元件、无源元件、滤波器及开关，以便补偿发射线的阻抗不匹配、信号级转换、隔离、及电压增益分配。当镓化砷设备与其它技术接口时(如双极硅或锗化硅)，这点很重要。 不过，离散元件给生产过程增加了附加成本。比如说，当拾放设备无法组装非标准尺寸的部件或当PCB需要返工时。值得注意的是在WLAN无线设备生产过程的大部分成本都来自于离线装配的数量、测试和返工工艺，返工一个无线设备的成本相当于原料费用的20%。 另一方面，集成RF芯片组生产成本一般较低并能制造较高性能的无线设备。把发射和接收功能如LNA、混频器、LO、集成器、PLL和AGC集成到一个单模块电路中有如下优点： 互联阻抗易匹配
低噪声设计，减少内部调制产品
优化了不同阶段间的增益平衡
更少的外部无源元件 ATI、Nvidia在显卡市场上的竞争延续多年，不过实际上英特尔才是显卡市场上的绝对老大。对于传统办公用户以及家庭用户而言，采用非独立设计的集成显卡的PC系统超过60%，而英特尔在其中占据绝大多数。集成图形芯片在性能上还无法达到独立显卡那样的高度，但是它们售价更低，同时也可以满足大多数主流应用的需要。我们今天要看到的就是新一代集成芯片组在游戏性能上的对比。
945G
i945G芯片组实际上就是在i945P芯片组上加入了图形芯片，支持英特尔奔腾4、奔腾D和赛扬处理器。尽管英特尔已经有了新产品，但是945G芯片组仍然有着相当大的销量。不少主板厂商已经推出了自己采用945G芯片组、支持LGA775接口英特尔酷睿2双核处理器的主板产品，大大的延长了945G的产品寿命。
实际上945G芯片组的技术规格并不是太过时，尽管无法支持DDR2-800内存，但同样提供了4个SATA接口和8个USB 2.0接口，对于DDR2-667内存也有很好的支持，并不比其它集成芯片组差多少。
不过就芯片组的集成图形芯片GMA950而言，这款芯片的规格确实有些落后了。GMA950是英特尔第二代硬件支持T&L技术的产品，最高工作频率400Mhz，可以提供1600MPixel/s的象素填充率，拥有4条象素渲染管线，最高可以支持224MB的共享显存。英特尔在这款产品的开发中对于视频解码播放能力投入了不小精力，在其它地方就有些欠缺了。
GMA950的核心对于Shader Model 3.0提供有限的支持，对于DirectX 9也同样如此，不过它可以在微软的Windows Vista中支持Aero特效界面。只是GMA950的T&L引擎并不是由硬件实现的，而是由显卡驱动转交给CPU来进行处理。
在输出接口上，GMA950的集成RAMDAC工作频率400MHz，可以支持最高2048×1536×75Hz分辨率。GMA950也可以支持DVI输出，不过这里需要一块额外的子卡（PCIe ×16接口）。
G965
G965是英特尔推出的最新集成芯片组，也是和英特尔酷睿2双核处理器同期发布的。这款芯片组可以支持DDR2-800内存（非正式），ICH8南桥同时提供了10个USB 2.0接口和6个SATA接口，不过同时也省却了PATA接口。所以采用ICH8南桥的主板只能通过额外的控制器才能提供传统的IDE接口支持。
在图形芯片上，G965可以说是英特尔对自己的一次突破。集成的图形芯片组代号GMA X3000，芯片采用了很多全新设计和架构，拥有自己的硬件象素、顶点处理单元，支持SM 3.0技术，完全符合微软Windows Vista Aero Premium的要求。同时英特尔还在GMA X3000上加入了更多的视频解码能力，首次支持WMV9的硬件加速。
GMA X3000拥有8个处理单元，采用统一架构设计的处理单元可以根据需要进行象素/顶点处理工作，也可以用作视频播放时的加速。这样的设计实际上和NVIDIA的G80一样，硬件设计上是符合DirectX 10的要求，英特尔称只要加上合适的驱动就可以提供DX 10的完善支持。
GMA X3000核心工作频率667MHz，象素填充率为1333Mpixel/s。这样的数据还比不上GMA 950，使得GMA X3000核心会在一些应用中比不上后者。核心最高可以支持384MB的共享显存，集成RAMDAC工作频率同样400MHz，在显示输出特性上和GMA 950一样。
这里需要提醒一下，G965芯片组是唯一集成GMA X3000图形芯片的产品。965系列的其它产品使用的图形核心为GMA 3000，不具有硬件着色处理单元和视频加速能力，更接近GMA 950的规格。
Geforce6150
上面介绍的两款芯片组自然是针对英特尔平台的，下面要说的当然就是AMD平台上的选择了。我们首先要看到的是NVIDIA的GeForce 6150。
这款产品实际上是一年多以前发布的，不过在市场上的反响不错，一直延续到今天。芯片组支持Socket AM2接口的AMD处理器，配合nForce 430南桥芯片可以提供8个USB 2.0接口、4个SATA接口、千兆网卡和HD Audio音频系统。
GeForce 6150集成的图形芯片只有2个象素管线，不过硬件对于SM 3.0提供完备的支持。核心工作频率475Mhz，象素填充率950Mpixel/s，最高支持256MB显存，可以全效支持Vista的Aero界面。
NVIDIA同样为GeForce 6150提供了视频硬件加速功能，支持高画质缩放和高清视频解码。RAMDAC工作频率300Mhz，最高支持1920×1440×75Hz分辨率，提供DVI输出功能，一般不需要子卡。

E. 电路模拟实物图软件

ftp://60.190.223.186/VIP资料下载三区/电子科技大学课程系列/模拟电子电路/模拟电子电路25.wmv

就这回个资源

http://down.elecfans.com/bbs/z/elecfans.com-数字及模拟电路仿答真软件.rar

F. 什么是边界扫描技术

边扫描测试是在20世纪80年代中期做为解决PCB物理访问问题的JTAG接口发展起来的，这样的问题是新的封装技术导致电路板装配日益拥挤所产生的。边界扫描在芯片级层次上嵌入测试电路，以形成全面的电路板级测试协议。利用边界扫描－－自1990年以来的行业标准IEEE 1149.1－－您甚至能够对最复杂的装配进行测试、调试和在系统设备编程，并且诊断出硬件问题。

边界扫描的优先：
通过提供对扫描链的IO的访问，可以消除或极大地减少对电路板上物理测试点的需要，这就会显著节约成本，因为电路板布局更简单、测试夹具更廉价、电路中的测试系统耗时更少、标准接口的使用增加、上市时间更快。除了可以进行电路板测试之外，边界扫描允许在PCB贴片之后，在电路板上对几乎所有类型的CPLD和闪存进行编程，无论尺寸或封装类型如何。在系统编程可通过降低设备处理、简化库存管理和在电路板生产线上集成编程步骤来节约成本并提高产量。

边界扫描原理：
IEEE 1149.1 标准规定了一个四线串行接口（第五条线是可选的），该接口称作测试访问端口（TAP），用于访问复杂的集成电路（IC），例如微处理器、DSP、ASIC和CPLD。除了TAP之外，混合IC也包含移位寄存器和状态机，以执行边界扫描功能。在TDI（测试数据输入）引线上输入到芯片中的数据存储在指令寄存器中或一个数据寄存器中。串行数据从TDO（测试数据输出）引线上离开芯片。边界扫描逻辑由TCK（测试时钟）上的信号计时，而且TMS（测试模式选择）信号驱动TAP控制器的状态。TRST（测试重置）是可选项。在PCB上可串行互连多个可兼容扫描功能的IC，形成一个或多个扫描链，每一个链都由其自己的TAP。每一个扫描链提供电气访问，从串行TAP接口到作为链的一部分的每一个IC上的每一个引线。在正常的操作过程中，IC执行其预定功能，就好像边界扫描电路不存在。但是，当为了进行测试或在系统编程而激活设备的扫描逻辑时，数据可以传送到IC中，并且使用串行接口从IC中读取出来。这样数据可以用来激活设备核心，将信号从设备引线发送到PCB上，读出PCB的输入引线并读出设备输出。

G. “DFT、IDFT、FFT、IFFT”各是什么

DFT，即可测试性设计（Design for Testability, DFT）是一种集成电路设计技术，它将一些特殊结构在设计阶段植入电路，以便设计完成后进行测试。电路测试有时并不容易，这是因为电路的许多内部节点信号在外部难以控制和观测。通过添加可测试性设计结构，例如扫描链等，内部信号可以暴露给电路外部。总之，在设计阶段添加这些结构虽然增加了电路的复杂程度，看似增加了成本，但是往往能够在测试阶段节约更多的时间和金钱。

IDFT就是Inverse Discrete Fourier Transform 离散傅里叶逆变换。FFT就是Fast Fourier Transform 快速傅里叶变换。

两者的应用都是将时域中难以处理的信号转换成易于处理的频域信号，分析完成后进行傅里叶反变换即得到原始的时域信号。
两者的异同是：我们知道在数学上用级数来无限逼进某个函数，以便简化计算过程而又不致使误差过大，这样工程上才能应用，否则一些数学模型是无法实现快速求解的。

IDFT：对于有限长的序列我们可以使用离散傅立叶变换，IDFT是对序列傅立叶变换的等距采样。

FFT：并不是与IDFT不相同的另一种变换（即原理是一样的），而是为了减少IDFT运算次数的一种快速算法。它是对IDFT变换式进行一次次的分解，使其成为若干小点数IDFT的组合，从而减小运算量。常用的FFT是以2为基数，它的运算效率高，程序比较简单，使用也十分地方便。

IFFT——Inverse Fast Fourier Transform 快速傅里叶逆变换。

快速傅里叶变换 (fast Fourier transform), 即利用计算机计算离散傅里叶变换（DFT)的高效、快速计算方法的统称，简称FFT。快速傅里叶变换是1965年由J.W.库利和T.W.图基提出的。采用这种算法能使计算机计算离散傅里叶变换所需要的乘法次数大为减少，特别是被变换的抽样点数N越多，FFT算法计算量的节省就越显著。