進位電路圖

① 數字鍾電路圖中小時進位端怎麼設置

1：分頻器電路將32768Hz的高頻方波信號經32768()次分頻後得到1Hz的方波信號供秒計數器進行計數。
2：時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，而根據設計要求，時個位和時十位計數器為12進制計數器。
3：例如1小時=1Hz*60t*60分=3600Hz=1小時。

② 兩片74ls161練成60進制，電路圖！！！感謝

74ls161是四位二進制計數，所以，首先個位要改成十進制計數器，並產生進位信號，向十位進位。十位利用6產生復位信號，將十位復位就行了 。

模擬圖，即是邏輯圖如下，這是最大數59時的截圖。

③ 數字電路中的全加器的低位進位Ci-1是什麼有圖

給你打個比方：19+15=34
19
+ 15
——
34 9+5等於14，要向十位進一，十位1+1+1=3
Ai就是19 Bi就是15
Ci-1就是個位的向十位的那個進位，放到上面這個例子中也就是1
不知道這樣你明白不？

④ 用74LS161完成24進制,應如何連接畫出電路圖

連接電路圖如下：

(4)進位電路圖擴展閱讀：

74LS161功能：

從74LS161功能表功能表中可以知道，當清零端CR=「0」，計數器輸出Q3、Q2、Q1、Q0立即為全「0」，這個時候為非同步復位功能。當CR=「1」且LD=「0」時，在CP信號上升沿作用後，74LS161輸出端Q3、Q2、Q1、Q0的狀態分別與並行數據輸入端D3，D2，D1，D0的狀態一樣，為同步置數功能。

而只有當CR=LD=EP=ET=「1」、CP脈沖上升沿作用後，計數器加1。74LS161還有一個進位輸出端CO，其邏輯關系是CO= Q0·Q1·Q2·Q3·CET。合理應用計數器的清零功能和置數功能，一片74LS161可以組成16進制以下的任意進制分頻器。

實現的功能：

由00000001到00011000變化，一共有二十四個變化。當到達00011000之後重新開始一輪計數，從00000001開始下一個二十四進制的循環。

⑤ 如何用74LS161來實現7進制的計數器電路圖

1、首先找到一塊74LS195晶元，將其J、K輸入端連接到一起，將R、LOAD端連接高電平，將CP端連接脈沖信號，再將輸出端從左到右、從上到下編號為Q0、Q1、Q2、Q3，如圖所示。

(5)進位電路圖擴展閱讀

一個 16 進制計數器，最大計數值是 1111 ，相當於十進制數 15 。需要計數的脈沖加到最低位觸發器的 CP 端上，所有的 J 、 K 端都接高電平 1 ，各觸發器 Q 端接到相鄰高一位觸發器的 CP 端上。 J—K 觸發器的特性表告訴我們：當 J=1 、 K=1 時來一個 CP ，觸發器便翻轉一次。

在全部清零後，第 1 個 CP 後沿，觸發器 C0 翻轉成 Q0=1 ，其餘 3 個觸發器仍保持 0 態，整個計數器的狀態是 0001 。

第 2 個 CP 後沿，觸發器 C0 又翻轉成「 Q0=0 ， C1 翻轉成 Q1=1 ，計數器成 0010 。到第 15 個 CP 後沿，計數器成 1111 。可見這個計數器確實能對 CP 脈沖計數。

⑥ 74ls161做成24進制計數器接線圖電路圖！！急

電路圖：

清零端CR=「0」，計數器輸出Q3、Q2、Q1、Q0立即為全「0」，這個時候為非同步復位功能。當CR=「1」且LD=「0」時，在CP信號上升沿作用後，74LS161輸出端Q3、Q2、Q1、Q0的狀態分別與並行數據輸入端D3，D2，D1，D0的狀態一樣，為同步置數功能。

而只有當CR=LD=EP=ET=「1」、CP脈沖上升沿作用後，計數器加1。74LS161還有一個進位輸出端CO，其邏輯關系是CO= Q0·Q1·Q2·Q3·CET。合理應用計數器的清零功能和置數功能，一片74LS161可以組成16進制以下的任意進制分頻器。

(6)進位電路圖擴展閱讀：

74ls161是非同步置數同步清零十六進制計數器,構成24進制計數器有兩種方法：

1、非同步置數法.因為是非同步,所以不用等待時鍾信號就可以直接置數,構成24進制計數器的話,需要兩塊晶元級聯,第一塊計數16次後進位一次,然後第二片計數1次,當第一片計數8次與第二片計數1次後就是計數24次,此時通過門電路譯出置數信號給置數端就行.

2、同步清零法.原理同置數法,只是它是同步清零,需要等待時鍾信號一起作用來清零,所以在第一片計數7次與第二片計數1次後就是23次計數,此時譯出清零信號,然後再等待一個時鍾信號,此時計數24次,又剛好完成清零。

⑦ 如何實現進位呢

我想你可能是理解錯了，單個的門電路並不能處理多位信號。以上面的 異或門 和 與門 為例，每個輸入腳只能處理1位信息。多位加法器只能由更復雜的門電路來組成，上面這個顯然不行，參考一下這個 http://www.cnblogs.com/kissazi2/p/3175446.html。

⑧ 公共場所的電燈控制邏輯可以用雙保留進位全加器74IS183集成晶元來實現嗎若可以,請畫出電路圖;

摘要 規模集成電路設計組合邏輯電路 的方法。 3.了解排除組合邏輯電路故障的一般方法。 ... 數據選擇器實現全加器 6、公共場所電燈控制 7、其它可選電路設

⑨ 用兩片74ls90設計44進制計數器，數字邏輯實驗，求一個電路設計圖

74LS90是十進制計數器，但沒有進位輸出信號，所以，個位要用一個2輸入與門產生進位信號，送到十位計數器。再利用反饋清0法設計44進制計數器，也用一個與門，產生復位信號。邏輯圖如下，也是模擬圖，那兩個數碼管你可以省掉，那是顯示模擬效果的。請及時採納！